本文由半導(dǎo)體產(chǎn)業(yè)縱橫（ID：ICVIEWS）編譯自semiengineering

隨著越來越多的 SoC 在前沿技術(shù)上分解，行業(yè)學(xué)習(xí)范圍不斷擴(kuò)大，為更多第三方芯片打開了大門。

將 SoC 分解成各個組成部分，然后以某種異構(gòu)方式將這些部分和其他部分組合在一起的技術(shù)已初具規(guī)模，這得益于互連、復(fù)雜分區(qū)方面的進(jìn)步，以及業(yè)界對什么可行、什么不可行方面的了解。

雖然即插即用的愿景沒有改變，但實(shí)現(xiàn)這一愿景比最初想象的要復(fù)雜得多。它因應(yīng)用程序和工作負(fù)載的不同而有很大差異，進(jìn)而影響時間、延遲和成本。它還可能因封裝類型、是否包含 AI、調(diào)度和優(yōu)先級所需的軟件數(shù)量以及所使用的互連類型而異。

Arm系統(tǒng)架構(gòu)師兼研究員 Rob Dimond 表示，互連是粘合劑。它們包括位于芯片上的片上網(wǎng)絡(luò) (NoC)、位于芯片內(nèi)的所有其他互連，以及跨芯片傳輸數(shù)據(jù)的UCIe芯片到芯片連接?；ミB還可與其他高速接口配合使用，將數(shù)據(jù)從一個邊界傳輸?shù)搅硪粋€邊界。

“Chiplet 互連的根本挑戰(zhàn)在于了解如何分解，”Cadence高級產(chǎn)品營銷部總監(jiān) Arif Khan 表示。“你要劃分計算和數(shù)據(jù)流問題。你的架構(gòu)是什么？你是如何劃分的？你有 chiplet 內(nèi)的數(shù)據(jù)流，然后數(shù)據(jù)流經(jīng)這些 chiplet。這完全取決于你的數(shù)據(jù)流向何處以及上下文是什么。例如，你要解決的問題是什么？如果你正在查看 GPU 類型的應(yīng)用程序，你甚至無法將那么大的語言模型放入單個 GPU。你正在查看的是一個擁有數(shù)百萬個 AI 工廠。然后你正在查看不同的一致性模型。你會發(fā)現(xiàn)，即使是標(biāo)準(zhǔn)協(xié)議也無法解決這個問題?！?/p>

如今，這些互連通常都是導(dǎo)線（盡管未來可能會有封裝之間甚至封裝內(nèi)部的光互連，或者兩者兼而有之）。但并非所有導(dǎo)線的行為方式都相同。它們可能直徑不同，以不同的密度封裝在一起，絕緣性也不同，甚至材料也不同。

Blue Cheetah首席執(zhí)行官兼聯(lián)合創(chuàng)始人 Elad Alon 表示：“你能獲得的線路數(shù)量以及這些線路的特性非常不同。這就是你必須以不同方式做事的驅(qū)動力。另一個因素——基本上不是由物理驅(qū)動，而更多的是出于實(shí)用工程驅(qū)動——是人們常常希望隔離跨芯片邊界的時序接口。當(dāng)芯片采用 2.5D 或 3D 封裝時，有一定的操作空間，但將這些時序接口彼此隔離是典型的設(shè)計決策。這主要源于它在不同的芯片中物理分區(qū)的想法?！也幌胱鲞@種多次跨芯片時序收斂練習(xí)。’并不是說你不能。只是出于實(shí)際原因人們不想這樣做。這是芯片互連與芯片上互連的另一個不同之處。片上互連將位于單個時鐘域內(nèi)，并可由更“標(biāo)準(zhǔn)”的布局布線流程驅(qū)動。但事實(shí)上，線路越少，意味著需要更快地運(yùn)行它們。隔離時序接口是模擬人員實(shí)現(xiàn)這一目標(biāo)的地方。顯然，它盡可能小面積、低功耗?！?/p>

由于芯片互連需要通過芯片間連接傳輸數(shù)據(jù)，因此這些物理接口通常速度非?？斓鄬^窄。然而，與 SoC 互連不同，芯片互連通常像通信協(xié)議一樣進(jìn)行封裝，而不像片上總線。

Arteris產(chǎn)品管理總監(jiān) Ashley Stevens 解釋說：“芯片互連通常允許數(shù)據(jù)通過非常寬的接口以分組格式通過芯片間鏈路發(fā)送，這些數(shù)據(jù)可以序列化并通過鏈路發(fā)送。芯片間互連需要支持各種邊帶信號，在 SoC 中，這些信號通常由點(diǎn)對點(diǎn)信號處理，例如中斷和電源管理。這些信號也需要以分組格式通過與正常內(nèi)存和外圍設(shè)備事務(wù)相同的鏈路從芯片間傳輸，因此不應(yīng)被遺忘?！?/p>

這些互連也需要與應(yīng)用相匹配。AlphawaveSemi產(chǎn)品營銷和管理副總裁 Letizia Giuliano 表示：“Chiplet 需要高效的 D2D（芯片到芯片）互連，該互連在關(guān)鍵參數(shù)上表現(xiàn)優(yōu)異。我們需要為 Chiplet 應(yīng)用定制 D2D 互連，以優(yōu)化封裝中給定系統(tǒng)上該接口的總體 TCO（總擁有成本）。面積效率以帶寬海岸線密度來衡量，該密度可實(shí)現(xiàn)每毫米海岸線最高 Tb/s 的數(shù)據(jù)傳輸。功率就是能源效率，pj/b 需要盡可能低。當(dāng)我們在 Chiplet 中使用 D2D 互連時，我們會創(chuàng)建 I/O 電路的重復(fù)。物理層和數(shù)字邏輯都會被添加，它們需要減少對整體功率預(yù)算的影響并適應(yīng)整體 TCO。”

延遲是一項(xiàng)關(guān)鍵的性能指標(biāo)，需要盡量縮短發(fā)射器 (TX) 和接收器 (RX) 之間的傳輸時間?！癉2D 互連的設(shè)計必須在電路復(fù)雜性和 PPA 之間取得微妙的平衡，這是同類產(chǎn)品中最好的，”Giuliano 說道?！斑@確保我們不會讓電路過大而失去對應(yīng)用空間的關(guān)注。例如，具有單端架構(gòu)的簡單接口和良好的電壓調(diào)節(jié)平衡有助于提高電源效率。同時，模擬 TX 和 RX 中的緊湊電路需要仔細(xì)研究失配和噪聲?！?/p>

要最大限度地發(fā)揮異構(gòu)集成的優(yōu)勢，需要深入了解最終應(yīng)用和工作負(fù)載，以及如何為該特定領(lǐng)域設(shè)計最佳解決方案?！拔覀儾荒苊撾x應(yīng)用領(lǐng)域，也不能將總體 TCO 降至最低，因此 D2D 架構(gòu)需要針對不同類型的封裝和凸塊間距進(jìn)行設(shè)計。在設(shè)計系統(tǒng)時，我們需要考慮所有電路缺陷，以實(shí)現(xiàn)切實(shí)可行的實(shí)施，”Giuliano 指出?！拔覀冋趶钠限D(zhuǎn)向封裝。在封裝中的芯片系統(tǒng)中分解 SoC 芯片的自然方式是在封裝上傳輸片上 SoC 網(wǎng)絡(luò)，因此我們正在為標(biāo)稱的片上傳輸層添加物理層傳輸?！?/p>

在芯片中移動數(shù)據(jù)

有許多競爭協(xié)議可用于移動數(shù)據(jù)。AMBA CHI、UCIe 和 BoW 最為人所知。哪個組合最終勝出還有待觀察。但它們本質(zhì)上執(zhí)行相同的功能，即在芯片之間快速移動數(shù)據(jù)。

Arm 的 Dimond 表示：“AMBA CHI是經(jīng)過封裝的、廣泛使用的和公開授權(quán)的，并且是 AMBA CHI C2C 的基礎(chǔ)，使其能夠使用合適的芯片物理層和鏈路層在芯片之間進(jìn)行連接。為了將主板上的組件聚合到一個封裝中，最好在針對芯片優(yōu)化的新物理層上使用已建立的互連標(biāo)準(zhǔn)。為了將 SoC 分解為多個芯片，使用已建立的 SoC 互連同樣有意義。”

Arm 認(rèn)為，chiplet 互連將從現(xiàn)有的板載互連或現(xiàn)有的 SoC 互連演化而來。但對于 chiplet 架構(gòu)，需要考慮更多不同的層次。

Dimond 解釋道：“對于物理層，芯片之間的芯片間互連可能會支持更少的物理連接，這些物理連接可在更長的距離內(nèi)運(yùn)行?？赡苄枰?SerDes。對于 AMBA CHI C2C，協(xié)議被打包以支持在物理層上運(yùn)行。協(xié)議層將需要一個架構(gòu)規(guī)范來提供所需的長期穩(wěn)定性，以支持隨著時間的推移而重復(fù)使用，并且隨著生態(tài)系統(tǒng)的出現(xiàn)，可能支持價值鏈中不同參與者之間的重復(fù)使用?！?/p>

在很大程度上，芯片到芯片的通信是一個分區(qū)問題，而且它在汽車設(shè)計中尤其具有挑戰(zhàn)性。

西門子數(shù)字工業(yè)軟件混合和虛擬系統(tǒng)副總裁 David Fritz 表示：“舉個例子，我可以從 X 公司獲得一個 chiplet，它上面有一個完美的 CPU 復(fù)合體，但沒有 GPU。我正在嘗試為 IVI 做點(diǎn)什么，因此我需要一個 GPU 來進(jìn)行渲染。有些公司會說，‘如果我把我們的 GPU 放在一個獨(dú)立的 chiplet 里，然后把這個 chiplet 稱為 droplet，怎么樣？’它只是一個不能獨(dú)立的子系統(tǒng)模塊。人們會創(chuàng)建這些 droplet，然后他們會說，‘你拿著我們的 droplet 去其他公司，他們會在它周圍放上他們需要的東西。’所以現(xiàn)在發(fā)生的情況是，我們又回到了銷售硬宏的階段。‘我這里有 GPU，但我的內(nèi)存在另一個 chiplet 上？’哦，等一下，這行不通，因?yàn)槲覜]有 GPU 所需的帶寬，無法支持高分辨率和多顯示器?！?，如果你沒有工具來探索這個領(lǐng)域的復(fù)雜性，并得出更深層次、更硬性的、不直觀或不明顯的要求，那么你最終會做出錯誤的決定，而你最終也不會得到有競爭力的產(chǎn)品?！?/p>

異構(gòu)系統(tǒng)中的分區(qū)不僅僅涉及硬件。軟件也需要跨芯片兼容。

“如果你考慮推理，推理通常使用較小的數(shù)據(jù)集并據(jù)此做出決策，”Eliyan戰(zhàn)略營銷副總裁 Kevin Donnelly 說?！疤幚碓乜赡芏及谝粋€芯片內(nèi)，你需要做的是與外界和內(nèi)存進(jìn)行互連。這決定了你擁有什么樣的互連，以及這些互連需要什么樣的帶寬。這將推動類似推理的芯片組的分區(qū)。如果是訓(xùn)練，并且你要處理像 NVIDIA 那樣的海量數(shù)據(jù)集，那么他們關(guān)心的是采用大量非常大的分解芯片并使它們看起來無縫銜接，就像它們實(shí)際上只是越來越大的單片芯片一樣。在這些芯片中，他們需要盡可能緊密地互連 GPU 核心，并在芯片之間獲得盡可能多的帶寬。片外互連問題正是他們做出分區(qū)決策的原因，這也是他們將其旋轉(zhuǎn) 90 度的原因，而之前其他人的做法是試圖讓兩個巨大的單片芯片看起來像一個更大、更龐大的單片芯片。然后外部的連接進(jìn)入 I/O 世界和其他內(nèi)存。這就是片上互連在分區(qū)中發(fā)揮作用的方式。在軟件層面，他們能夠讓它看起來像一個巨大的處理器，而不是兩個分散的處理器，這讓他們能夠根據(jù)他們發(fā)布的和之前可用的性能獲得出色的性能基準(zhǔn)?！?/p>

這也可以稱為橫截面帶寬和能耗。Eliyan 首席戰(zhàn)略和業(yè)務(wù)官 Patrick Soheili 指出：“在芯片內(nèi)部進(jìn)行連接總是更有效率，但如果沒有空間，你就別無選擇。因此，一個決定由此做出。另一個決定是一個芯片需要以多快的速度與另一個芯片通信，即橫截面帶寬需要是多少，以及我是否可以將它們彼此分開而不是放在單片芯片中。這兩個是軟件分區(qū)，確保整個系統(tǒng)將 SIP 視為一個整體（這始終是其中的關(guān)鍵部分），與芯片策略無關(guān)，只是確保所有東西作為一個子系統(tǒng)協(xié)同工作?！?/p>

Chiplet 為互連實(shí)現(xiàn)帶來了什么

Chiplet 系統(tǒng)的出現(xiàn)帶來了創(chuàng)建可用于生產(chǎn)的實(shí)現(xiàn)的新挑戰(zhàn)。“這需要一種新的方式來測試 D2D 接口以適應(yīng)更高的數(shù)據(jù)速率，并允許測試和篩選出好的芯片，”Alphawave 的 Giuliano 說?！拔覀?nèi)绾卧诰A或封裝上測試 D2D 互連物理層？我們是否知道 HBM 學(xué)習(xí)是否適用于此，或者我們是否需要做不同的事情？我們現(xiàn)在討論的是更高數(shù)據(jù)速率的鏈路，即 32Gbps，以及每引腳 64Gbps，它們連接著越來越多的 chiplet。通常，這是通過晶圓級不可能實(shí)現(xiàn)的高級凸塊間距來實(shí)現(xiàn)的。在我們的 PHY 內(nèi)部設(shè)計測試級結(jié)構(gòu)至關(guān)重要，這樣可以深入了解硅片的健康狀況以及關(guān)鍵時序參數(shù)隨時間變化的可觀察性?！?/p>

Alphawave 實(shí)施了先進(jìn)的測試和調(diào)試方法，使其工程團(tuán)隊(duì)能夠使用內(nèi)部環(huán)回和寄存器訪問來測試鏈路。該公司還與 OSAT 合作實(shí)施結(jié)構(gòu)測試，以確保對 D2D 結(jié)構(gòu)的全面測試覆蓋。

另一個新問題源于集成來自不同供應(yīng)商和實(shí)現(xiàn)的 D2D 互連和芯片組，這些芯片組需要互操作?！敖裉欤覀儾渴鸬拇蠖鄶?shù)系統(tǒng)都只有一個供應(yīng)商實(shí)現(xiàn)，但我們正在與生態(tài)系統(tǒng)合作伙伴和客戶合作，為多供應(yīng)商互操作性鋪平道路。我們已經(jīng)創(chuàng)建了測試平臺并發(fā)布了芯片組，可以與其他方一起使用，以完成電氣互操作性測試和協(xié)議測試，”Giuliano 指出。

Arteris 的 Stevens 表示，系統(tǒng)發(fā)現(xiàn)是芯片中需要標(biāo)準(zhǔn)化的另一個領(lǐng)域。“要創(chuàng)建一個芯片生態(tài)系統(tǒng)，他們需要能夠‘發(fā)現(xiàn)’現(xiàn)有的東西，并協(xié)調(diào)形成一個系統(tǒng)，如果要求支持真正的芯片混合搭配。如今，芯片是作為一個單一系統(tǒng)設(shè)計和驗(yàn)證的，但缺乏如何將它們一起使用的靈活性。驗(yàn)證 IP 也是芯片的關(guān)鍵。為了實(shí)現(xiàn)互操作性，必須有業(yè)界信賴的可信‘黃金’驗(yàn)證 IP。這使得芯片設(shè)計能夠向 VIP 驗(yàn)證，而不需要向其他芯片驗(yàn)證。”

還必須從互連的角度來看待整體內(nèi)存映射。“內(nèi)存映射是指對特定地址的訪問如何映射到系統(tǒng)中的內(nèi)存控制器，”史蒂文斯說。“在芯片系統(tǒng)中，內(nèi)存訪問可以跨芯片進(jìn)行。這種映射可能會影響性能。細(xì)粒度映射會將訪問均勻分布在芯片之間，但由于遠(yuǎn)程芯片的延遲較長，可能會導(dǎo)致性能問題。粗粒度映射可能更好，但訪問可能不會均勻分布，因此需要做出一個棘手的權(quán)衡。系統(tǒng)架構(gòu)師應(yīng)該對此進(jìn)行建模，但另一種方法是使此啟動時間可配置，以便在硅片啟動后進(jìn)行試驗(yàn)?！?/p>

對于芯片架構(gòu)，另一個重要的考慮因素是，沒有一種 D2D 互連能夠適合所有的芯片分區(qū)和架構(gòu)?！傲私饽繕?biāo) KPI 以選擇正確的 D2D 鏈路和芯片分區(qū)配置至關(guān)重要，”Giuliano 指出。“我們利用我們的芯片定制硅片專業(yè)知識和 D2D 互連領(lǐng)導(dǎo)地位，指導(dǎo)我們的客戶正確劃分系統(tǒng)，并在實(shí)現(xiàn)最佳 TCO 和上市時間之間找到最佳折衷方案。一個重要的例子是封裝技術(shù)，以及該配置所需的 D2D 配置。選擇需要涉及芯片互連的所有層。然后，電氣 PHY 層和封裝類型被移動到特定于域架構(gòu)的芯片互連協(xié)議和分區(qū)?！?/p>

圖 1：Alphawave 的多標(biāo)準(zhǔn) I/O 小芯片。來源：Alphawave Semi

隨著對芯片互連的了解不斷加深，最大的問題是多久才能出現(xiàn)商業(yè)芯片市場。雖然英特爾、AMD、NVIDIA 和蘋果等公司已經(jīng)在使用芯片，但這些芯片是專門為他們自己的設(shè)備設(shè)計的。擁有基本上即插即用的商用芯片仍然遙遙無期。

Synopsys技術(shù)產(chǎn)品管理高級總監(jiān) Tim Kogel 表示：“我們將看到的下一個階段是，當(dāng)前的參與者圍繞其 IP 開放生態(tài)系統(tǒng)，允許使用配套的 chiplet。這將需要一整套架構(gòu)方法和協(xié)作工具。尤其是在汽車行業(yè)，這是一個非常重要的趨勢。歐洲有 imec 汽車 chiplet 計劃 (ACP)。日本有汽車高級 SoC 研究 (ASRA) 聯(lián)盟。有架構(gòu)協(xié)作和物理方面的工作組。我們?nèi)绾卧谛盘柤墑e使其工作？我們?nèi)绾卧诤暧^架構(gòu)方面使其工作以將事物組合在一起？尤其是在汽車行業(yè)，有這種巨大的推動力，因?yàn)樗麄兦宄乜吹搅耸褂?chiplet 概念來實(shí)現(xiàn)這種可擴(kuò)展架構(gòu)的好處。他們希望通過簡單地說‘好的，這是一個 chiplet，這是兩個，這是四個 chiplet’，從低端汽車轉(zhuǎn)向中端汽車再到高端汽車。他們看到了巨大的經(jīng)濟(jì)規(guī)模，他們將通過 chiplet 路徑來實(shí)現(xiàn)這一點(diǎn)?！?/p>

然而，在此之前，仍有許多工作要做。作為一個行業(yè)，我們?nèi)栽趯W(xué)習(xí)芯片和標(biāo)準(zhǔn)，它們都在不同的領(lǐng)域發(fā)揮作用，”是德科技信號完整性應(yīng)用科學(xué)家兼高速數(shù)字應(yīng)用產(chǎn)品經(jīng)理 Chun-Ting “Tim” Wang Lee 表示。 “行業(yè)面臨的最大挑戰(zhàn)是專注于確保它們能夠協(xié)同工作，因?yàn)榭傆幸惶焖鼈儽仨毣ミB并協(xié)同工作。”